simulated - ternary-logic - Ternary logic gate schematics

Mode	Name	Size
-rw-r--r--	2_input_max.asc	626	log plain
-rw-r--r--	2_input_max.asy	949	log plain
-rw-r--r--	2_input_min.asc	626	log plain
-rw-r--r--	2_input_min.asy	949	log plain
-rw-r--r--	buffer.asc	246	log plain
-rw-r--r--	buffer.asy	711	log plain
-rw-r--r--	clamp_down.asc	306	log plain
-rw-r--r--	clamp_down.asy	767	log plain
-rw-r--r--	clamp_up.asc	303	log plain
-rw-r--r--	clamp_up.asy	765	log plain
-rw-r--r--	consensus.asc	627	log plain
-rw-r--r--	consensus.asy	955	log plain
-rw-r--r--	decrement.asc	572	log plain
-rw-r--r--	decrement.asy	718	log plain
-rw-r--r--	equality.asc	1102	log plain
-rw-r--r--	equality.asy	952	log plain
-rw-r--r--	gullible.asc	908	log plain
-rw-r--r--	gullible.asy	954	log plain
-rw-r--r--	increment.asc	572	log plain
-rw-r--r--	increment.asy	718	log plain
-rw-r--r--	is_false.asc	377	log plain
-rw-r--r--	is_false.asy	717	log plain
-rw-r--r--	is_true.asc	377	log plain
-rw-r--r--	is_true.asy	716	log plain
-rw-r--r--	is_unknown.asc	342	log plain
-rw-r--r--	is_unknown.asy	719	log plain
-rw-r--r--	negative_threshold_inverter.asc	377	log plain
-rw-r--r--	negative_threshold_inverter.asy	757	log plain
-rw-r--r--	positive_threshold_inverter.asc	380	log plain
-rw-r--r--	positive_threshold_inverter.asy	757	log plain
-rw-r--r--	standard_inverter.asc	374	log plain
-rw-r--r--	standard_inverter.asy	738	log plain
-rw-r--r--	sum.asc	2100	log plain
-rw-r--r--	sum.asy	941	log plain
-rw-r--r--	xor.asc	1269	log plain
-rw-r--r--	xor.asy	941	log plain