simulated - ternary-logic - Ternary logic gate schematics

Mode	Name	Size
-rw-r--r--	2_input_max.asc	595	log plain
-rw-r--r--	2_input_max.asy	908	log plain
-rw-r--r--	2_input_min.asc	595	log plain
-rw-r--r--	2_input_min.asy	908	log plain
-rw-r--r--	buffer.asc	233	log plain
-rw-r--r--	buffer.asy	704	log plain
-rw-r--r--	clamp_down.asc	290	log plain
-rw-r--r--	clamp_down.asy	734	log plain
-rw-r--r--	clamp_up.asc	287	log plain
-rw-r--r--	clamp_up.asy	732	log plain
-rw-r--r--	consensus.asc	596	log plain
-rw-r--r--	consensus.asy	914	log plain
-rw-r--r--	decrement.asc	545	log plain
-rw-r--r--	decrement.asy	711	log plain
-rw-r--r--	equality.asc	1051	log plain
-rw-r--r--	equality.asy	911	log plain
-rw-r--r--	gullible.asc	865	log plain
-rw-r--r--	gullible.asy	913	log plain
-rw-r--r--	increment.asc	545	log plain
-rw-r--r--	increment.asy	711	log plain
-rw-r--r--	is_false.asc	358	log plain
-rw-r--r--	is_false.asy	710	log plain
-rw-r--r--	is_true.asc	358	log plain
-rw-r--r--	is_true.asy	709	log plain
-rw-r--r--	is_unknown.asc	325	log plain
-rw-r--r--	is_unknown.asy	712	log plain
-rw-r--r--	negative_threshold_inverter.asc	358	log plain
-rw-r--r--	negative_threshold_inverter.asy	725	log plain
-rw-r--r--	positive_threshold_inverter.asc	361	log plain
-rw-r--r--	positive_threshold_inverter.asy	725	log plain
-rw-r--r--	standard_inverter.asc	355	log plain
-rw-r--r--	standard_inverter.asy	706	log plain
-rw-r--r--	sum.asc	2006	log plain
-rw-r--r--	sum.asy	900	log plain
-rw-r--r--	xor.asc	1210	log plain
-rw-r--r--	xor.asy	900	log plain