CMOS - ternary-logic - Ternary logic gate schematics

Mode	Name	Size
-rw-r--r--	2_input_antimax.asc	2220	log plain
-rw-r--r--	2_input_antimax.asy	532	log plain
-rw-r--r--	2_input_antimin.asc	2177	log plain
-rw-r--r--	2_input_antimin.asy	532	log plain
-rw-r--r--	2_input_max.asc	294	log plain
-rw-r--r--	2_input_max.asy	480	log plain
-rw-r--r--	2_input_min.asc	294	log plain
-rw-r--r--	2_input_min.asy	480	log plain
-rw-r--r--	buffer.asc	238	log plain
-rw-r--r--	buffer.asy	363	log plain
-rw-r--r--	clamp_down.asc	853	log plain
-rw-r--r--	clamp_down.asy	443	log plain
-rw-r--r--	clamp_up.asc	790	log plain
-rw-r--r--	clamp_up.asy	441	log plain
-rw-r--r--	consensus.asc	296	log plain
-rw-r--r--	consensus.asy	486	log plain
-rw-r--r--	custom.mos	1171	log plain
-rw-r--r--	decrement.asc	1554	log plain
-rw-r--r--	decrement.asy	370	log plain
-rw-r--r--	equality.asc	3660	log plain
-rw-r--r--	equality.asy	483	log plain
-rw-r--r--	gullible.asc	299	log plain
-rw-r--r--	gullible.asy	485	log plain
-rw-r--r--	increment.asc	1581	log plain
-rw-r--r--	increment.asy	370	log plain
-rw-r--r--	inverting_consensus.asc	2112	log plain
-rw-r--r--	inverting_consensus.asy	515	log plain
-rw-r--r--	inverting_gullible.asc	3416	log plain
-rw-r--r--	inverting_gullible.asy	514	log plain
-rw-r--r--	is_false.asc	200	log plain
-rw-r--r--	is_false.asy	369	log plain
-rw-r--r--	is_true.asc	260	log plain
-rw-r--r--	is_true.asy	368	log plain
-rw-r--r--	is_unknown.asc	1436	log plain
-rw-r--r--	is_unknown.asy	371	log plain
-rw-r--r--	monadic_decoder.asc	1735	log plain
-rw-r--r--	monadic_decoder.asy	604	log plain
-rw-r--r--	negative_threshold_inverter.asc	916	log plain
-rw-r--r--	negative_threshold_inverter.asy	408	log plain
-rw-r--r--	positive_threshold_inverter.asc	916	log plain
-rw-r--r--	positive_threshold_inverter.asy	408	log plain
-rw-r--r--	standard_inverter.asc	1283	log plain
-rw-r--r--	standard_inverter.asy	389	log plain
-rw-r--r--	sum.asc	6521	log plain
-rw-r--r--	sum.asy	472	log plain
-rw-r--r--	xor.asc	3767	log plain
-rw-r--r--	xor.asy	472	log plain